Օբյեկտ

Վերնագիր: The Physical Design Method For Integrated CircuitsUsing Artificial Intelligence

Ստեղծողը:

Marukhyan, D. K.

Տեսակ:

Հոդված

Հրապարակման մանրամասներ:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Ամսագրի կամ հրապարակման վերնագիր:

ՀՀ ԳԱԱ և ՀՊՃՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and SEUA: Technical Sciences

Հրապարակման ամսաթիվ:

2025

Հատոր:

78

Համար:

1

ISSN:

0002-306X

Պաշտոնական URL:


Լրացուցիչ տեղեկություն:

Մարուխյան Դ. Կ., Марухян Д. К.

Այլ վերնագիր:

Ինտեգրալ սխեմաների արհեստական բանականությամբ ֆիզիկական նախագծման մեթոդ ; Метод физического проектирования интегральных схем с использованием искусственного интеллекта

Աջակից(ներ):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Ծածկույթ:

94-101

Ամփոփում:

The technological advancement of integrated circuits (ICs) accompanied by an unprecedented reduction in component sizes to a few nanometers and an increase in transistor counts to over 100 billion has introduced new challenges related to circuit reliability. In these conditions, the interaction between components, or "crosstalk," becomes a key issue, arising from parasitic capacitances and inductances between adjacent wires. Crosstalk can lead to serious failures, including signal timing parameter violations, logical errors, and increased power consumption. To address this problem, a novel approach utilizing artificial intelligence (AI) and machine learning (ML) algorithms was developed to predict and mitigate crosstalk effects. The application of this method achieved a crosstalk reduction of nearly 18%, with setup timing improved by 17% and hold timing improved by almost 20%. These gains were realized with acceptable trade-offs, including a 3% increase in area, a 5.5% increase in power consumption, and a 17% increase in CTS wire length, which resulted in only a 0.8% increase in the total wire length of the circuit.
Վերջին տասնամյակներում ինտեգրված սխեմաների տեխնոլոգիական զարգացումը, որն ուղեկցվում է տարրերի չափերի կտրուկ նվազումով մինչև մի քանի նանոմետր և տրանզիստորների քանակի ավելացմամբ՝ գերազանցելով 100 միլիարդը, առաջացրել է նոր խնդիր- ներ՝ կապված սխեմաների հուսալիության հետ։ Այս պայմաններում տարրերի փոխազդեցությունը, հայտնի որպես «տարրերի միջև փոխազդեցություններ», դառնում է հիմնական խնդիր՝ առաջանալով հարևան հաղորդալարերի միջև պարազիտային ունակություններ և ինդուկտիվություններ։ Տարրերի միջև փոխազդեցությունները կարող են առաջացնել լուրջ խափանումներ, ներառյալ ազդանշանների ժամանակային շեղումներ, տրամաբանական սխալներ և էներգիայի սպառման աճ։ Այս խնդրի լուծման համար մշակվել է նորարարական մոտեցում՝ կիրառելով արհեստական բանականության և մեքենայական ուսուցման ալգորիթմներ՝ կանխատեսելու և նվազեցնելու տարրերի միջև փոխազդեցությունները։ Մեթոդի կիրառումն ապահովել է խանգարումների մոտավորապես 18% նվազում, ժամանակային setup պարամետրերի 17% և hold պարամետրերի գրեթե 20% բարելավում։ Այս արդյունքները ձեռք են բերվել ընդունելի փոխզիջումներով՝ տարածքի 3% աճ, էներգիայի սպառման 5.5% ավելացում և CTS հաղորդալարերի երկարության 17% աճ, որը հանգեցրել է միայն հաղորդալարերի ընդհանուր երկարության 0.8% ավելացման։
За последние десятилетия технологическое развитие интегральных схем, сопровождаемое резким уменьшением размеров элементов до нескольких нанометров и увеличением числа транзисторов более чем до 100 миллиардов, привело к новым проблемам, связанным с надежностью схем. В таких условиях взаимодействие между элементами, известное как "перекрестные помехи", становится критической проблемой, возникающей из-за паразитных емкостей и индуктивностей между соседними проводниками. Перекрестные помехи могут вызывать серьезные сбои, включая нарушения временных параметров сигналов, логические ошибки и рост энергопотребления. Для решения этой проблемы был разработан инновационный подход, использующий алгоритмы искусственного интеллекта и машинного обучения для прогнозирования и снижения воздействия перекрестных помех. Применение метода позволило снизить уровень помех почти на 18%, улучшить временные параметры setup на 17% и hold почти на 20%. Эти результаты достигнуты при приемлемых затратах: увеличение площади на 3%, рост энергопотребления на 5,5% и увеличение длины проводов CTS на 17%, что привело лишь к росту общей длины проводов на 0,8%.





Հրատարակության վայրը:

Երևան

Հրատարակիչ:

«Պոլիտեխնիկ» տպ.

Ձևաչափ:

pdf

Նույնացուցիչ:

oai:arar.sci.am:427643

Դասիչ:

АЖ 413

Թվայնացում:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Բնօրինակի գտնվելու վայրը:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Օբյեկտի հավաքածուներ:

Վերջին անգամ ձևափոխված:

Mar 6, 2026

Մեր գրադարանում է սկսած:

Mar 6, 2026

Օբյեկտի բովանդակության հարվածների քանակ:

3

Օբյեկտի բոլոր հասանելի տարբերակները:

https://arar.sci.am/publication/460664

Ցույց տուր նկարագրությունը RDF ձևաչափով:

RDF

Ցույց տուր նկարագրությունը OAI-PMH ձևաչափով։

OAI-PMH

Հրատարակության անուն Ամսաթիվ
Marukhyan, D. K., The Physical Design Method For Integrated CircuitsUsing Artificial Intelligence Mar 6, 2026

Այս էջը օգտագործում է 'cookie-ներ'։ Ավելի տեղեկատվություն