Object

Title: Design method of low-leakage hybrid 9T-SRAM

Publication Details:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Journal or Publication Title:

ՀՀ ԳԱԱ և ՀՊՃՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and SEUA: Technical Sciences

Date of publication:

2011

Volume:

64

Number:

3

ISSN:

0002-306X

Official URL:


Other title:

Փոքր կորստային հոսանքով 9Տ հիբրիդային կառուցվածքով ստատիկ օպերատիվ հիշող սարքի նախագծման մեթոդ / Վ. Շ. Մելիքյան, Ն. Ս. Էմինյան, Ս. Գ. Չոբանյան, Ն. Հ. Բեգլարյան։ Метод проектирования гибридного статического оперативного запоминающего устойства с малым током утечки / В. Ш. Меликян, Н. С. Эминян, С. Г. Чобанян, Н. О. Бегларян.

Contributor(s):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Coverage:

265-274

Abstract:

This paper presents a new method based on hybrid 9T cell for low-leakage SRAM design. The proposed method is based on the phenomenon that the read and write delays of a SRAM block’s memory cell depend on the geometric distance of the cell from the sense amplifier and the decoder. The key idea is to use different types of 9T-SRAM cells corresponding to different threshold voltages for each transistor in the mentioned cell. Ներկայացվում է փոքր հոսակորստով ստատիկ օպերատիվ հիշող սարքի (ՍՕՀՍ) նախագծման` հիբրիդային 9Տ տարրի վրա հիմնված նոր մեթոդ: Առաջարկված մեթոդը հիմնված է այն երևույթի վրա, որ ՍՕՀՍ տարրի ընթերցման և գրառման հապաղումները կախված են զգայունության ուժեղարարից ու վերծանիչից ունեցած երկրաչափական հեռավորություններից: Մեթոդը հիմնված է տարբեր տեսակի 9Տ-ՍՕՀՍ տարրերի օգտագործման վրա` տարրի յուրաքանչյուր տրանզիստորի համար` տարբեր շեմային լարումներ: Представлен новый метод проектирования статического оперативного запоминающего устройства (СОЗУ) с малым током утечки, основанный на гибридной ячейке. Метод основан на том, что времена считывания и записи ячейки СОЗУ зависят от геометрического расстояния ячейки от усилителя считывания и декодера. Ключевая идея этой статьи состоит в использовании различных типов ячеек 9Т-СОЗУ, соответствующих различным пороговым напряжениям для каждого транзистора в упомянутой ячейке.

Place of publishing:

Երևան

Publisher:

ՀՀ ԳԱԱ հրատ.

Date created:

2011-09-16

Format:

pdf

Identifier:

oai:arar.sci.am:32769

Call number:

АЖ 413

Digitization:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Location of original object:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Object collections:

Last modified:

Oct 11, 2024

In our library since:

Mar 3, 2020

Number of object content hits:

14

All available object's versions:

https://arar.sci.am/publication/36485

Show description in RDF format:

RDF

Show description in OAI-PMH format:

OAI-PMH

Edition name Date
Design method of low-leakage hybrid 9T-SRAM Oct 11, 2024

Objects

Similar

This page uses 'cookies'. More information