Statistical static timing analysis methodology for componenets of microprocessors

Abovyan, S. G.; G. A. Petrosyan; A. M. Poghosyan; N. V. Melikyan

Ներբեռնել

Վերնագիր: Statistical static timing analysis methodology for componenets of microprocessors

Հատոր:

Համար:

ISSN:

0002-306X

Պաշտոնական URL:

Այլ վերնագիր:

Միկրոպրոցեսորների հանգույցների վիճակագրական ստատիկ ժամանակային վերլուծության մեթոդ / Ս. Գ. Աբովյան, Գ. Ա. Պետրոսյան, Ա. Մ. Պողոսյան, Ն. Վ. Մելիքյան։ Метод статистического статического временного анализа микропроцессорных узлов / С. Г. Абовян, Г. А. Петросян, А. М. Погосян, Н. В. Меликян.

Աջակից(ներ):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Ծածկույթ:

284-291

Ամփոփում:

With process technologies scaling down the process variation is becoming more important. That is why statistical Monte-Carlo (MC) simulations should be run for the timing analysis of those blocks which are time consuming and almost impossible to run them on all paths in a macro or even on a few top critical paths. The proposed fast and precise methodology can be used to run SSTA on the lowest level circuits of microprocessors. It provides about 90% accuracy and 5-10 times runtime saving compared to MC results. Տեխնոլոգիական գործընթացների մասշտաբավորման հետևանքով պարամետրերի շեղումները դառնում են առավել կարևոր: Առաջարկված է արագ և ճշգրիտ մեթոդ, որը կարող է օգտագործվել միկրոպրոցեսորներում ստորին մակարդակի սխեմաներով հանգույցների վրա ՎՍԺՎ իրականացնելու համար: Այն Մոնտե-Կառլո մոդելավորման հետ համեմատած ապահովում է մոտավորապես 90% ճշտություն` ծախսելով 5…10 անգամ ավելի քիչ ժամանակ: С уменьшением размеров технологий вариации параметров становятся более значительными. В данной работе предлагается быстрый и точный метод, который может быть использован для ССВА схем нижнего уровня в микропроцессорах. По сравнению с анализом Монте-Карло, предлагаемый метод обеспечивает приблизительно 90% точности и сокращение машинного времени в 5…10 раз.