Publication Details:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Journal or Publication Title:

ՀՀ ԳԱԱ և ՀՊՃՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and SEUA: Technical Sciences

Date of publication:

2004

Volume:

57

Number:

2

ISSN:

0002-306X

Official URL:

Other title:

Թվային սխեմաների որոշիչ ճանապարհների ժամանակային հապաղումների նվազարկման ալգորիթմ; Digital circuit minimization algorithm of critical path delays

Contributor(s):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Coverage:

324-330

Abstract:

Дан анализ эффективности существующих алгоритмов оптимизации цифровых схем при разных технологических процессах. С целью уменьшения задержек критических путей предложен метод посттопологической оптимизации цифровых схем посредством реструктуризации и перераспределения логических схем. Դիտարկված են թվային ինտեգրալ սխեմաների նախագծման ընթացքում ծագող միջմիացումների հետ կապված խնդիրները տարբեր տեխնոլոգիական գործընթացների դեպքում: Բերված է լավարկման տարբեր ալգորիթմերի համեմատական վերլուծությունը: Առաջարկված է թվային ինտեգրալ սխեմաների հապաղումների նվազարկման նոր ալգորիթմ` հիմնված տարրերի վերադասավորման և տեղաբաշխման վրա: The efficiency of existing algorithms for digital circuit optimization at different technologies are analyzed. To decrease the critical path delays, a method of posttopological optimization of digital circuits by means of restructuring and placement of logical circuits has been proposed.

Place of publishing:

Երևան

Publisher:

ՀՀ ԳԱԱ հրատ.

Date created:

2004-12-15

Format:

pdf

Identifier:

oai:arar.sci.am:32180

Call number:

АЖ 413

Digitization:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Location of original object:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան