Հրապարակման մանրամասներ:
Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։
Ամսագրի կամ հրապարակման վերնագիր:
Հրապարակման ամսաթիվ:
Հատոր:
Համար:
ISSN:
Պաշտոնական URL:
Վերնագիր:
Алгоритм минимизации задержек критических путей цифровых схем
Այլ վերնագիր:
Ստեղծողը:
В. Ш. Меликян ; Д. Д. Оганесян
Աջակից(ներ):
Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)
Խորագիր:
Չվերահսկվող բանալի բառեր:
Մելիքյան Վ. Շ. ; Հովհաննիսյան Դ. Դ. ; Melikyan V. Sh. ; Hovhannisyan D. D. ; посттопологическая оптимизация ; критический путь ; минимизация задержек межсоединений
Ծածկույթ:
Ամփոփում:
Дан анализ эффективности существующих алгоритмов оптимизации цифровых схем при разных технологических процессах. С целью уменьшения задержек критических путей предложен метод посттопологической оптимизации цифровых схем посредством реструктуризации и перераспределения логических схем. Դիտարկված են թվային ինտեգրալ սխեմաների նախագծման ընթացքում ծագող միջմիացումների հետ կապված խնդիրները տարբեր տեխնոլոգիական գործընթացների դեպքում: Բերված է լավարկման տարբեր ալգորիթմերի համեմատական վերլուծությունը: Առաջարկված է թվային ինտեգրալ սխեմաների հապաղումների նվազարկման նոր ալգորիթմ` հիմնված տարրերի վերադասավորման և տեղաբաշխման վրա: The efficiency of existing algorithms for digital circuit optimization at different technologies are analyzed. To decrease the critical path delays, a method of posttopological optimization of digital circuits by means of restructuring and placement of logical circuits has been proposed.
Հրատարակության վայրը:
Երևան
Հրատարակիչ:
Ստեղծման ամսաթիվը:
Տեսակ:
Ձևաչափ:
Դասիչ:
Թվայնացում:
ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան