Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։
Եզակյան Ն. Դ., Եսայան Ա. Է., Սալլես Ժ-Մ., Езакян Н. Д., Есаян А. Э., Саллез Ж-М.
Реализация компактной модели нанопроволочного беспереходного ISFET на языке Verilog-A и проектирование схемы считывания ; Նանոլարային ան-անցումային ISFET մոդելի Verilog-A իրացումը և կարդացող շղթայի նախագծումը
Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)
In this paper, we implement nanowire (NW) junctionless (JL) ISFET model in Verilog-A hardware language. The Verilog-A implementation would allow the NW ISFET integration with signal processing circuits. The simulated by the code pH values are compared with the corresponding data from COMSOL simulations, and a good agreement is observed. The readout circuit based on amperometric switched- capacitors schemes is designed. The readout circuit has introduced good linearity in pH values range from 3 to 7.
Իրականացվել է նանոլարային ան-անցումային իոնազգայուն դաշտային տրանզիստորի մոդելի իրացումը Verilog-A լեզվով։ Մոդելի Verilog-A իրացումը թույլ է տալիս իոնազգայուն տրանզիստորի ազդանշանի մշակման սխեմաների միմյանց ինտեգրում: Ստացված pH արժեքները համեմատվել են COMSOL մոդելավորման համապատասխան տվյալների հետ, և նկատվել է տվյալների լավ համաձայնություն: Նախագծվել է ընթերցման սխեմա` հիմնված ամպերաչափիչ անջատիչ կոնդենսատորներով սխեմաների վրա: Ընթերցման սխեման ցուցաբերել է լավ գծայնություն pH-ի 3-ից 7 արժեքների միջակայքում:
Реализована модель нанопроволочного беспереходного ионно-чувствительного транзистора на языке Verilog-A, что позволяет проводить его интегрирование со схемами обработки сигналов. Сопоставление полученных значений pH с соответствующими данными расчетов COMSOL показало хорошее совпадение. Спроектирована схема считывания на основе амперометрических схем с переключаемыми конденсаторами. Данная схема считывания обеспечивает хорошую линейность в диапазоне значений pH от 3 до 7.
Երևան
oai:arar.sci.am:358420
ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան
ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան
Oct 11, 2024
Apr 21, 2023
27
https://arar.sci.am/publication/387614
Edition name | Date |
---|---|
Yezakyan, N. D., Verilog_A Implementation of Nanowire Junctionless ISFET Compact Model and Read-Out Circuit Design | Oct 11, 2024 |
A. I. Vahanyan
J. P. Kloock M. J. Schöning
T. Wagner T. Yoshinobu M. J. Schöning
G. Y. Ayvazyan G. H. Kirakosyan A. H. Vardanyan
A. G. Harutyunyan A. H. Kajoyan
Pourus Mehta K. M. Sudheer V. D. Srivastava V. B. Chandratre C. K. Pithawa