Նիւթ

Վերնագիր: An Approach for Scheduling Parallel and Serial Testing of Embedded IP Cores in Nanoscale SoCs

Ստեղծողը:

G. E. Harutyunyan

Տեսակ:

Հոդված

Հրապարակման մանրամասներ:

"ՀՀ ԳԱԱ Զեկույցներ" հանդեսը հիմնադրվել է 1944թ.: Լույս է տեսնում տարին 4 անգամ:

Ամսագրի կամ հրապարակման վերնագիր:

ՀՀ ԳԱԱ Զեկույցներ = Доклады НАН РА = Reports NAS RA

Հրապարակման ամսաթիվ:

2018

Հատոր:

118

Համար:

1

ISSN:

0321-1339

Պաշտոնական URL:


Լրացուցիչ տեղեկություն:

կապին հետեւելուն համար սեղմէ հոս

Այլ վերնագիր:

Պլանավորման մոտեցում նանոչափական բյուրեղներում ներկառուցված նախագծման բլոկների զուգահեռ և հաջորդական թեստավորման համար / Գ. Է. Հարությունյան։ Подход к планированию параллельного и последовательного тестирования блоков проектирования в наномерных системах на кристалле / Г. Э. Арутюнян.

Աջակից(ներ):

Պատ․ խմբ.՝ Վ. Հ․ Համբարձումյան (1944-1959) ; Մ․ Մ․ Ջրբաշյան (1960-1965) ; Ա․ Գ․ Նազարով (1966-1983) ; Պատ․ խմբ․ տեղակալ՝ Վ․ Հ․ Ղազարյան (1983-1986) ; Պատ․ խմբ․՝ Դ․ Մ․ Սեդրակյան (1987-1999) ; Գլխավոր խմբ․՝ Ս․ Ա․ Համբարձումյան (2000-2004) ; Վ․ Ս․ Զաքարյան (2005-2018) ; Ռ․ Մ․ Մարտիրոսյան (2018-)

Ծածկույթ:

26-32

Ամփոփում:

Modern nanoscale chips are increasingly growing and involve more memories and other design blocks. As a result, the test process of such chips becomes essentially difficult. In this paper, an efficient approach is proposed which provides capability to create optimal test scenarios under the presence of limited resources available in SoC. Արդի նանոչափական բյուրեղները (չիպերը) աստիճանաբար մեծանում են՝ ընդգրկելով ավելի շատ հիշող սարքեր և այլ նախագծման բլոկներ։ Արդյունքում էապես դժվարանում է այդ բյուրեղների թեստավորման գործընթացը։ Այս աշխատանքում առաջարկված է մի արդյունավետ մեթոդ, որը հնարավորություն է տալիս ստեղծելու օպտիմալ թեստային սցենարներ՝ բյուրեղում սահմանափակ ռեսուրսների առկայության դեպքում։ С постоянным увеличением размеров и сложности наномерных систем на кристалле усложняется процесс их тестирования. Предлагается эффективный подход к планированию параллельного и последовательного тестирования блоков проектирования, который предоставляет возможность создания оптимальных тестовых сценариев в условиях жестких ограничений на используемые ресурсы.

Հրատարակության վայրը:

Երևան

Հրատարակիչ:

ՀՀ ԳԱԱ հրատ.

Ստեղծման ամսաթիվը:

2018-03-15

Ձևաչափ:

pdf

Նույնացուցիչ:

oai:arar.sci.am:46834

Դասիչ:

АЖ 144

Թվայնացում:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Բնօրինակի գտնվելու վայրը:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Նիւթին հաւաքածոները:

Վերջին անգամ ձեւափոխուած է:

Oct 11, 2024

Մեր գրադարանին մէջ է սկսեալ:

Mar 5, 2020

Նիւթին բովանդակութեան հարուածներուն քանակը:

35

Նիւթին բոլոր հասանելի տարբերակները:

https://arar.sci.am/publication/52211

Ցոյց տուր նկարագրութիւնը RDF ձեւաչափով:

RDF

Ցոյց տուր նկարագրութիւնը OAI-PMH ձեւաչափով։

OAI-PMH

Հրատարակութեան անունը Թուական
An Approach for Scheduling Parallel and Serial Testing of Embedded IP Cores in Nanoscale SoCs Oct 11, 2024

Օբյեկտի տեսակ՝

Նման

Այս էջը կ'օգտագործէ 'cookie-ներ'։ Յաւելեալ տեղեկատուութիւն