Օբյեկտ

Վերնագիր: Թեստավորման արդյունավետ մոտեցում նանոչափական հիշող սարքերի համար

Հրապարակման մանրամասներ:

"ՀՀ ԳԱԱ Զեկույցներ" հանդեսը հիմնադրվել է 1944թ.: Լույս է տեսնում տարին 4 անգամ:

Ամսագրի կամ հրապարակման վերնագիր:

ՀՀ ԳԱԱ Զեկույցներ = Доклады НАН РА = Reports NAS RA

Հրապարակման ամսաթիվ:

2017

Հատոր:

117

Համար:

1

ISSN:

0321-1339

Պաշտոնական URL:


Լրացուցիչ տեղեկություն:

սեղմիր այստեղ կապին հետևելու համար

Այլ վերնագիր:

Эффективный подход к тестированию нанометрических устройств памяти / Г. Э. Арутюнян. An Efficient Test Approach for Modern Nanoscale Memory Devices / G. E. Harutyunyan.

Աջակից(ներ):

Պատ․ խմբ.՝ Վ. Հ․ Համբարձումյան (1944-1959) ; Մ․ Մ․ Ջրբաշյան (1960-1965) ; Ա․ Գ․ Նազարով (1966-1983) ; Պատ․ խմբ․ տեղակալ՝ Վ․ Հ․ Ղազարյան (1983-1986) ; Պատ․ խմբ․՝ Դ․ Մ․ Սեդրակյան (1987-1999) ; Գլխավոր խմբ․՝ Ս․ Ա․ Համբարձումյան (2000-2004) ; Վ․ Ս․ Զաքարյան (2005-2018) ; Ռ․ Մ․ Մարտիրոսյան (2018-)

Ծածկույթ:

35-43

Ամփոփում:

Պատմականորեն մինչև վերջին ժամանակներն ինտեգրալ սխեմաների արագագործության բարելավումը հիմնականում կատարվում էր դրանց չափերի փոքրացման հաշվին: Սակայն արդի սխեմաների չափերի փոքրացման ընթացքը դարձել է շատ դժվար` պայմանավորված դրանց չափերի փոքրացման ֆիզիկական սահմանափակումներով: Այդ խնդիրը լուծելու համար արդի ինտեգրալ սխեմաներում անցում են կատարում դեպի եռաչափ տեխնոլոգիաներ: Ինչպես տրանզիստորները, այնպես էլ ինքնին ինտեգրալ սխեմաները սկսել են արտադրել եռաչափ կառուցվածքով: Այս աշխատանքում հետազոտվել են նշված եռաչափ տեխնոլոգիաներից բխող հիշող սարքերի անսարքությունները, և դրանց հայտնաբերման համար առաջարկվել է թեստավորման արդյունավետ մեթոդ: Исторически до последнего времени улучшение производительности интегральных схем в основном осуществлялось за счет уменьшения их размеров. В то же время современные процессы, связанные с уменьшением размеров современных схем, сильно усложнились в силу различных новых физических ограничений. Для решения этой задачи в современных интегральных схемах был произведен переход к трехмерной технологии – трехмерным структурам проектирования как транзисторов, так и интегральных схем. В настоящей статье исследованы и классифицированы неисправности запоминающих устойств, вытекающие из особенностей трехмерный технологии, и предложен эффективный метод обнаружения этих неисправностей. Historically till the latest times the performance improvement of integrated circuits was mainly done based on shrinking their size. But the shrinking process of modern integrated circuits became a difficult task due to limitations on physical properties of circuits. In modern integrated circuits 3D technologies are used for solving that problem. The transistors as well as integrated circuits are being produced using 3D structures. In this paper faults caused due to 3D technologies are investigated and a new test method is proposed for their detection.

Հրատարակության վայրը:

Երևան

Հրատարակիչ:

ՀՀ ԳԱԱ հրատ.

Ստեղծման ամսաթիվը:

2017-03-31

Ձևաչափ:

pdf

Նույնացուցիչ:

oai:arar.sci.am:46785

Դասիչ:

АЖ 144

Թվայնացում:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Բնօրինակի գտնվելու վայրը:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Օբյեկտի հավաքածուներ:

Վերջին անգամ ձևափոխված:

Oct 11, 2024

Մեր գրադարանում է սկսած:

Mar 5, 2020

Օբյեկտի բովանդակության հարվածների քանակ:

36

Օբյեկտի բոլոր հասանելի տարբերակները:

https://arar.sci.am/publication/52156

Ցույց տուր նկարագրությունը RDF ձևաչափով:

RDF

Ցույց տուր նկարագրությունը OAI-PMH ձևաչափով։

OAI-PMH

Օբյեկտի տեսակ՝

Նման

Այս էջը օգտագործում է 'cookie-ներ'։ Ավելի տեղեկատվություն