Эффективный подход к тестированию нанометрических устройств памяти / Г. Э. Арутюнян. An Efficient Test Approach for Modern Nanoscale Memory Devices / G. E. Harutyunyan.

Պատ․ խմբ.՝ Վ. Հ․ Համբարձումյան (1944-1959) ; Մ․ Մ․ Ջրբաշյան (1960-1965) ; Ա․ Գ․ Նազարով (1966-1983) ; Պատ․ խմբ․ տեղակալ՝ Վ․ Հ․ Ղազարյան (1983-1986) ; Պատ․ խմբ․՝ Դ․ Մ․ Սեդրակյան (1987-1999) ; Գլխավոր խմբ․՝ Ս․ Ա․ Համբարձումյան (2000-2004) ; Վ․ Ս․ Զաքարյան (2005-2018) ; Ռ․ Մ․ Մարտիրոսյան (2018-)

Computer software ; Mathematics ; Science

նանոչափական հիշող սարքեր ; ֆիզիկական թերություն ; անսարքություն ; թեստային ալգորիթմ ; ՖինՖԵՏ

35-43

Պատմականորեն մինչև վերջին ժամանակներն ինտեգրալ սխեմաների արագագործության բարելավումը հիմնականում կատարվում էր դրանց չափերի փոքրացման հաշվին: Սակայն արդի սխեմաների չափերի փոքրացման ընթացքը դարձել է շատ դժվար` պայմանավորված դրանց չափերի փոքրացման ֆիզիկական սահմանափակումներով: Այդ խնդիրը լուծելու համար արդի ինտեգրալ սխեմաներում անցում են կատարում դեպի եռաչափ տեխնոլոգիաներ: Ինչպես տրանզիստորները, այնպես էլ ինքնին ինտեգրալ սխեմաները սկսել են արտադրել եռաչափ կառուցվածքով: Այս աշխատանքում հետազոտվել են նշված եռաչափ տեխնոլոգիաներից բխող հիշող սարքերի անսարքությունները, և դրանց հայտնաբերման համար առաջարկվել է թեստավորման արդյունավետ մեթոդ: Исторически до последнего времени улучшение производительности интегральных схем в основном осуществлялось за счет уменьшения их размеров. В то же время современные процессы, связанные с уменьшением размеров современных схем, сильно усложнились в силу различных новых физических ограничений. Для решения этой задачи в современных интегральных схемах был произведен переход к трехмерной технологии – трехмерным структурам проектирования как транзисторов, так и интегральных схем. В настоящей статье исследованы и классифицированы неисправности запоминающих устойств, вытекающие из особенностей трехмерный технологии, и предложен эффективный метод обнаружения этих неисправностей. Historically till the latest times the performance improvement of integrated circuits was mainly done based on shrinking their size. But the shrinking process of modern integrated circuits became a difficult task due to limitations on physical properties of circuits. In modern integrated circuits 3D technologies are used for solving that problem. The transistors as well as integrated circuits are being produced using 3D structures. In this paper faults caused due to 3D technologies are investigated and a new test method is proposed for their detection.

Երևան

ՀՀ ԳԱԱ հրատ.

2017-03-31

Հոդված

Հրապարակման մանրամասներ:

Ամսագրի կամ հրապարակման վերնագիր:

Հրապարակման ամսաթիւ:

Հատոր:

Համար:

ISSN:

Պաշտոնական URL:

Լրացուցիչ տեղեկութիւն:

Վերնագիր:

Այլ վերնագիր:

Ստեղծողը:

Աջակից(ներ):

Խորագիր:

Չվերահսկուող բանալի բառեր:

Ծածկոյթ:

Ամփոփում:

Հրատարակութեան վայրը:

Հրատարակիչ:

Ստեղծման ամսաթիւը:

Տեսակ:

Ձեւաչափ:

Դասիչ:

Թուայնացում:

Բնօրինակին գտնուելու վայրը: