Object

Title: «Փափուկ» ֆիզիկական կառուցվածքով բլոկների սինթեզը թվային ինտեգրալ սխեմաների տրամաբանական նկարագրությունից

Publication Details:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Journal or Publication Title:

ՀՀ ԳԱԱ և ՀԱՊՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and NPUA: Technical Sciences

Date of publication:

2018

Volume:

71

Number:

4

ISSN:

0002-306X

Official URL:


Other title:

Синтез блоков “мягкой” физической структуры от логического описания цифровых интегральных схем; Synthesis of “soft” blocks of physical structure from the logical description of digital integrated circuits

Contributor(s):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Coverage:

475-484

Abstract:

Առաջարկված է ինտեգրալ սխեմաների (ԻՍ) տարրերի «փափուկ» բլոկի ստացման մեթոդ՝ հիմնված տրամաբանական սխեմայում ազդանշանների հոսքի գրաֆի (ԱՀԳ) կառուցման և դրանում բինար որոնման բալանսավորված ծառի կիրառմամբ տրամաբանական տարրերի ռանգավորման վրա: Մշակվել են ըստ լայնության փնտրման ալգորիթմի կիրառմամբ ռանգավորված տրամաբանական սխեմայից ֆիզիկական «փափուկ» բլոկի կառուցման մեթոդ և համապատասխան ծրագրային իրագործում: Արդյունքները ցույց են տվել առաջարկված մեթոդի արդյունավետությունը՝ ֆիզիկական նախագծման սկզբնական փուլում միջմիացումների երկարությունների նվազարկման տեսանկյունից։ Предложен метод получения “мягкого” блока элементов интегральных микросхем на основе построения графа потока сигналов в логической схеме и ранжирования в нем логических элементов с использованием алгоритма поиска ширины. Разработан метод ранжирования логических схем и построения физического “мягкого” блока и соответствующего программного обеспечения. Результаты показывают эффективность предложенного способа с точки зрения уменьшения длины межсоединения на начальном этапе физического проектирования. A method for obtaining a “soft” block of integrated circuit (IC) elements based on the construction of signal flow graphs in a logic circuit and ranking of logical elements in it by using the width search algorithm is proposed. A method has been developed for ranking the logic circuits and building a physical “soft” block and the corresponding software. The results show the effectiveness of the proposed method in terms of reducing the length of the interconnect at the initial stage of physical design.

Place of publishing:

Երևան

Publisher:

ՀՀ ԳԱԱ հրատ.

Date created:

2018-05-09

Format:

pdf

Identifier:

oai:arar.sci.am:33200

Call number:

АЖ 413

Digitization:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Location of original object:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Object collections:

Last modified:

Oct 11, 2024

In our library since:

Mar 3, 2020

Number of object content hits:

30

All available object's versions:

https://arar.sci.am/publication/36959

Show description in RDF format:

RDF

Show description in OAI-PMH format:

OAI-PMH

Objects

Similar

This page uses 'cookies'. More information