Synthesizable assertions for clock domain crossing verification for the USB prototype

V. Sh. Melikyan; H. R. Krrikyan; T. S. Hovhannisyan; D. R. Babayan

Ներբեռնել

Վերնագիր: Synthesizable assertions for clock domain crossing verification for the USB prototype

Հատոր:

Համար:

ISSN:

0002-306X

Պաշտոնական URL:

Այլ վերնագիր:

Սինթեզվող պնդումներ՝ համապիտանի հաջորդական դողի նախատիպում տակտային ազդանշանի տարբեր տիրույթներով անցումը սինքրոնացնող տրամաբանական սխեմաների թեստավորման համար / Վ. Շ. Մելիքյան, Հ. Ռ. Կրրիկյան, Տ. Ս. Հովհաննիսյան, Դ. Ռ. Բաբայան։ Ситезируемые утверждения для проверки логических схем, синхронизирующих переход сигналов через разные области тактовой частоты в прототипе универсальной последовательной шпины / В. Ш. Меликян, А. Р. Кррикян, Т. С. Аваннисян, Д. Р. Бабаян.

Աջակից(ներ):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Ծածկոյթ:

138-150

Ամփոփում:

A method of functional verification of Clock Domain Crossing synchronization logic by using synthesizable assertions within the FPGA prototype is presented. Synthesizable assertions for each synchronization method are included in the prototype to increase the visibility, and to detect the possible functional failures of the synchronization logic. The presented method takes into account the effect of metastability, which is not done by other CDC verification methods. All the testing is performed on USB 1.1. Ներկայացված է մեթոդ՝ սինթեզվող հաստատումների միջոցով սինքրոազդանշանի տարբեր տիրույթներով ազդանշանի անցումը սինքրոնացնող տրամաբանական սխեմաների ֆունկցիոնալ թեստավորման համար: Տեսանելիության բարձրացման և ֆունկցիոնալ սխալների հայտնաբերման գործընթացի պարզեցման նպատակով սինթեզվող հաստատումները ներդրված են բոլոր սինքրոնացնող տրամաբանական սխեմաներում: Մեթոդում հաշվի է առնվել մետաստաբիլության ազդեցությունը ֆունկցիոնալ թերությունների առաջացման վրա: Մեթոդն իրականացվել է ՀՀԴ 1.1 –ի նախատիպի միջոցով: Представлен метод функционального тестирования синхронизирующих логических схем для перехода сигналов через разные области тактовой частоты при помощи синтезируемых утверждений. Для каждой схемы синхронизации внедрены синтезируемые утверждения, чтобы увеличить видимость и в результате способствовать обнаружению функциональных провалов. В представленном методе учитывается влияние метастабильности. Метод реализован в прототипе универсальной последовательной шины.