Հրապարակման մանրամասներ:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Ամսագրի կամ հրապարակման վերնագիր:

ՀՀ ԳԱԱ և ՀՊՃՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and SEUA: Technical Sciences

Հրապարակման ամսաթիվ:

2005

Հատոր:

58

Համար:

1

ISSN:

0002-306X

Պաշտոնական URL:

Այլ վերնագիր:

Ֆունկցիոնալ մոդելավորման ժամանակի կրճատման նպատակով սխեմայի տարրերի խոշորացման մեթոդի կիրառումը; Appying the enlargement method of circuit elements for reducing the functional simulation time

Աջակից(ներ):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Ծածկույթ:

182-187

Ամփոփում:

Описывается метод укрупнения элементов схемы, применяемый в целях сокращения времени ее функционального моделирования. Показана эффективность данного метода на примере тестировочных логических схем ISCAS85. Նկարագրվում է սխեմայի տարրերի խոշորացման մեթոդը, որը թույլ է տալիս կրճատել վերջինիս ֆունկցիոնալ մոդելավորման ժամանակը: ISCAS85 տեստային սխեմաների օրինակի վրա ցույց է տրվում նշված մեթոդի արդյունավետությունը: The enlargement method of circuit elements used to reduce the functional simulation time is described. The efficiency of this method is performed by pattern of ISCAS 85 experimental logic circuits.

Հրատարակության վայրը:

Երևան

Հրատարակիչ:

ՀՀ ԳԱԱ հրատ.

Ստեղծման ամսաթիվը:

2005-04-17

Ձևաչափ:

pdf

Նույնացուցիչ:

oai:arar.sci.am:32234

Դասիչ:

АЖ 413

Թվայնացում:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Բնօրինակի գտնվելու վայրը:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան