The presentation of logic circuit`s Verilog description through linear description

Pavel Yu. Vasilyan

Ներբեռնել

Վերնագիր: The presentation of logic circuit`s Verilog description through linear description

Հատոր:

ISSN:

0131-4645

Լրացուցիչ տեղեկություն:

սեղմիր այստեղ կապին հետևելու համար

Այլ վերնագիր:

Տրամաբանական սխեմայի Verilog լեզվով գրառման ներկայացումը տողային նկարագրությամբ

Ծածկույթ:

86-90

Հրատարակիչ:

Изд-во НАН РА

Ստեղծման ամսաթիվը:

2001-10-10

Ձևաչափ:

pdf

Նույնացուցիչ:

oai:arar.sci.am:258406

Բնօրինակի գտնվելու վայրը:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Խորագիր և բանալի բառեր:

Mathematics Վասիլյան Պ. Յու.

Օբյեկտի հավաքածուներ:

Digital Library > Հոդվածներ

Վերջին անգամ ձևափոխված:

Dec 8, 2023

Մեր գրադարանում է սկսած:

Jul 24, 2020

Օբյեկտի բովանդակության հարվածների քանակ:

Օբյեկտի բոլոր հասանելի տարբերակները:

https://arar.sci.am/publication/281466

Ցույց տուր նկարագրությունը RDF ձևաչափով:

RDF

Ցույց տուր նկարագրությունը OAI-PMH ձևաչափով։

OAI-PMH

ՀՀ ԳԱԱ Շարունակական հրատարակություններ

Հրատարակության անուն	Ամսաթիվ
The presentation of logic circuit`s Verilog description through linear description	Dec 8, 2023

Օբյեկտ

Վերնագիր: The presentation of logic circuit`s Verilog description through linear description

Ստեղծողը:

Տեսակ:

Ամսագրի կամ հրապարակման վերնագիր:

Հրապարակման ամսաթիվ:

Հատոր:

ISSN:

Լրացուցիչ տեղեկություն:

Այլ վերնագիր:

Ծածկույթ:

Հրատարակիչ:

Ստեղծման ամսաթիվը:

Ձևաչափ:

Նույնացուցիչ:

Բնօրինակի գտնվելու վայրը:

Խորագիր և բանալի բառեր:

Օբյեկտի հավաքածուներ:

Վերջին անգամ ձևափոխված:

Մեր գրադարանում է սկսած:

Օբյեկտի բովանդակության հարվածների քանակ:

Օբյեկտի բոլոր հասանելի տարբերակները:

Ցույց տուր նկարագրությունը RDF ձևաչափով:

Ցույց տուր նկարագրությունը OAI-PMH ձևաչափով։

Օբյեկտի տեսակ՝

Նման

Կապի մանրամասներ

Հասցե

Հեռախոս

Էլ․ փոստ

Այցելեք մեզ։