Տրամաբանական սխեմայի Verilog լեզվով գրառման ներկայացումը տողային նկարագրությամբ
oai:arar.sci.am:258406
ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան
Dec 8, 2023
Jul 24, 2020
22
https://arar.sci.am/publication/281466
Edition name | Date |
---|---|
The presentation of logic circuit`s Verilog description through linear description | Dec 8, 2023 |
Karapetyan, V. S. Misakyan, S. Z. Sargsyan, Sh. G. Գլխավոր խմբ.՝ Ա․ Վ․ Բաբախանյան