Simulation methodology based on conditional extraction and shortest path representation for electrostatic discharge (ESD) analysis in CMOS technologies

Վիճակային քաղվածքի և կարճագույն ճանապարհի ներկայացման վրա հիմնված մոդելավորման մեթոդաբանություն ԿՄՕԿ տեխնոլոգիաներում էլեկտրաստատիկ լիցքաթափման (ԷՍԼ) հետազոտությունների համար; Методология моделирования для изучения электростатической разгрузки в КМОП при использовании обусловленного извлечения и представлении ЭСР кратчайшим путем

V. Sh. Meliqyan ; D. F. Davtyan ; K. A. Fanyan

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Electrical engineering; Electronics; Nuclear engineering ; Technology

Մելիքյան Վ. Շ. ; Դավթյան Դ. Ֆ. ; Ֆանյան Կ. Ա. ; Меликян В. Ш. ; Давтян Д. Ф. ; Фанян К. А. ; conditional extraction ; shortest path ; network flow

184-189

Electrostatic discharge (ESD) is one of the reliability problems of today’s IC. In addition, there is no such a tool, which will help to design ICs reliable against ESD. The problem is that ESD protection devices have always complex configuration, such as SCR ggMOS, etc., because of their working range, which is not well investigated and measured. Moreover, the other problem is the simulations complexity in the simulator machines from horse power point of view. The represented methodology allows designers to make their IC first spin reliable. Էլեկտրաստատիկ լիցքաթափումը (ԷՍԼ) այսօրվա ինտեգրալ սխեմաների (ԻՍ) ապահովության հիմնահարցերից է: Չնայած այդ փաստին` չկա այնպիսի ավտոմատացված գործիք, որը կօգներ նախագծել ԷՍԼ-ից պաշտպանված ԻՍ-եր: Խնդիրն այն է, որ ԷՍԼ պաշտպանական սարքերն (հարթակը ղեկավարող ուղղիչները, փականով հողանցված ՄՕԿ-երը) ունեն բարդ կառուցվածք` աշխատանքային միջակայքերի պատճառով: Բացի դրանից, գոյություն ունի նաև մոդելավորման բարդություն` մոդելավորման ընթացքում օգտագործվող մեքենաների մեքենայական ժամանակի և հզորության օգտագործման տեսակետից: Ներկայացված մեթոդաբանությունը թույլ է տալիս նախագծել ԷՍԼ-ից պաշտպանված ԻՍ: Электростатическая разгрузка (ЭСР) является одной из проблем надежности сегодняшних интегральных схем (ИС). Несмотря на это, до сих пор не было создано ни одного инструмента, который помог бы проектировать ИС надежными в отношении ЭСР. Проблема состоит в том, что устройства, которые помогают защищать ИС от ЭСР, такие как выпрямитель, управляемый подложкой, МОП с заземленным затвором, имеют сложную структуру. При этом существует сложность моделирования с точки зрения машинного времени и мощности. Представленная методология позволяет проектировать ИС, защищенные от ЭСР.

Երևան