Object structure

Publication Details:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Journal or Publication Title:

ՀՀ ԳԱԱ և ՀՊՃՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and SEUA: Technical Sciences

Date of publication:

2005

Volume:

58

Number:

1

ISSN:

0002-306X

Official URL:


Title:

Некоторые вопросы оценки качества входного контроля цифровых интегральных схем

Other title:

ԹԻՍ-ի մուտքային հսկման որակի գնահատականի որոշ հարցեր; Some problems on quality estimation for digital circuit input control

Creator:

М. М. Осипян

Contributor(s):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Subject:

Technology

Uncontrolled Keywords:

Հովսեփյան Մ. Մ. ; Hovsepyan M. M. ; входной контроль цифровых интегральных схем ; автоматизированная контрольно-измерительная аппаратура ; микроконтроллер ; микроконтроллерная система ; статистическая оптимизация микросхем ; «тест-маршрут» ; автоматизированное рабочее место

Coverage:

154-160

Abstract:

Проведено исследование системной методологии и задач статистической оптимизации микросхем. Дано обоснование концепции микроконтроллерной автоматизированной контрольно-измерительной аппаратуры входного контроля цифровых интегральных схем с последующей оценкой эффективности ее функционирования. Предложена модель процесса тестирования и получены зависимости вероятности обнаружения ошибок от параметров системы испытаний и продолжительности испытаний от оптимизации тестовых последовательностей. Միկրոսխեմաների համակարգչային մեթոդաբանության ու վիճակագրական օպտիմալացման խնդիրների ուսումնասիրման արդյունքում hիմնավորված է ԹԻՍ-ի մուտքային հսկման միկրոկոնտրոլերային ԱՀՉՀ-ի մոդելի մտահղացումը` գործունեության արդյունավետության գնահատականով: Մշակված է ԹԻՍ-ի տեստավորման գործընթացի մոդել: An investigation of system methodology and statistical optimization tasks of the microcircuits is carried out.The conception of the microcontroller tester for digital circuits input control is proved. A model of the digital circuit testing process is proposed. Dependences on debugging the system testing parameters and testing durability of optimization testing sequences are obtained.

Place of publishing:

Երևան

Publisher:

ՀՀ ԳԱԱ հրատ.

Date created:

2005-04-17

Type:

Հոդված

Format:

pdf

Call number:

АЖ 413

Digitization:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Location of original object:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան