Fault and Test Algorithm Periodicity Hypothesis in Memory Devices and Its Application to Memory BIST Processor Architecture

Անսարքությունների և թեստ ալգորիթմների պարբերականության հիպոթեզ հիշող սարքերում և դրա կիրառումը հիշող սարքերի ներդրված ինքնաթեստավորող պրոցեսորի ճարտարապետությունում / Գ. Է. Հարությունյան, Ս. Կ. Շուքուրյան, Ե. Ա. Զորյան։ Гипотеза периодичности ошибок и тестовых алгоритмов для устройств памяти и ее применение в архитекуре процессора встроенного тестирования памяти / Г. Э. Арутюнян, С. К. Шукурян, Зорян Е. А.

G. E. Harutyunyan ; S. K. Shoukourian ; Y. A. Zorian

Պատ․ խմբ.՝ Վ. Հ․ Համբարձումյան (1944-1959) ; Մ․ Մ․ Ջրբաշյան (1960-1965) ; Ա․ Գ․ Նազարով (1966-1983) ; Պատ․ խմբ․ տեղակալ՝ Վ․ Հ․ Ղազարյան (1983-1986) ; Պատ․ խմբ․՝ Դ․ Մ․ Սեդրակյան (1987-1999) ; Գլխավոր խմբ․՝ Ս․ Ա․ Համբարձումյան (2000-2004) ; Վ․ Ս․ Զաքարյան (2005-2018)

Mathematics ; Science

fault periodicity ; March test ; symmetry ; memory BIST

229-238

This paper introduces a new approach for building a generic built-in self-test (BIST) processor architecture for memory testing that is based on a hypothesis of periodicity and regularity for faults and test algorithms. Ներկայացվում է նոր մոտեցում՝ կառուցելու համընդհանուր ներդրված ինքնաթեստավորող պրոցեսորի ճարտարապետություն հիշող սարքերի թեստավորման համար, որը հիմնված է անսարքությունների և թեստ ալգորիթմների պարբերականության և կանոնավորության հիպոթեզի վրա։ Предлагается новый подход к построению архитектуры универсального процессора встроенного тестирования для устройств памяти, основанный на гипотезе периодичности и регулярности ошибок.

Երևան

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան