Object structure

Publication Details:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Journal or Publication Title:

ՀՀ ԳԱԱ և ՀԱՊՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and NPUA: Technical Sciences

Date of publication:

2015

Volume:

68

Number:

4

ISSN:

0002-306X

Official URL:


Title:

Разработка обобщенного метода минимизации Рассеиваемой мощности логических кoмплементарных металл–оксид-полупроводниковых схем

Other title:

Տրամաբանական ԿՄՕԿ սխեմաների ցրման հզորության նվազարկման ընդհանրացված մեթոդի մշակումը / Օ. Հ. Պետրոսյան, Ն. Բ. Ավդալյան։ Developing a generalized method for minimizing The dissipated power of logic cmos circuits / O. A. Petrosyan, N. B. Avdalyan.

Creator:

О. А. Петросян ; Н. Б. Авдалян

Contributor(s):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Subject:

Technology

Uncontrolled Keywords:

рассеиваемая мощность ; активность переключения ; сигнальные вероятности ; ложный сигнал.

Coverage:

454-463

Abstract:

Рассматривается обобщенный метод оценки рассеиваемой мощности логических схем, позволяющий осуществлять быструю и точную оценку и минимизацию рассеиваемой мощности при их реализации по комплементарной металл–оксид-полупроводниковой (КМОП) технологии, а также исключать ложные сигналы на выходе узлов логических схем. Приведенные примеры использования разработанного метода подтверждают его достоверность. Դիտարկվում է տրամաբանական սխեմաների ցրման հզորության գնահատման ընդհան-րացված մեթոդը, որը թույլ է տալիս կատարել ԿՄՕԿ տեխնոլոգիայով դրանց իրականացման դեպքում ցրման հզորության արագ և ճշգրիտ գնահատում ու նվազարկում, ինչպես նաև բա-ցառել տրամաբանական սխեմաների հանգույցների ելքում կեղծ ազդանշանները: Մշակված մեթոդի օգտագործման համար բերված օրինակները հաստատում են նրա հավաստիությունը: A generalized method for estimating the dissipated power of logic circuits, allowing a rapid and accurate assessment and minimization of dissipated power at their implementation by CMOS technology, as well as exclude the false signals at the output of the logic circuit nodes is developed. These examples of applying the developed method confirm its truth.

Place of publishing:

Երևան

Publisher:

Հայաստանի ԳԱԱ

Date created:

2015-12-12

Type:

Հոդված

Format:

pdf

Call number:

АЖ 413

Digitization:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Location of original object:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան