Publication Details:
Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։
Journal or Publication Title:
Date of publication:
Volume:
Number:
ISSN:
Official URL:
Title:
Управление длинами цепей при начальном размещении логических ячеек цифровых интегральных схем
Other title:
Creator:
А. Г. Арутюнян ; Л. Л. Мхитарян
Contributor(s):
Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)
Subject:
Electrical engineering; Electronics; Nuclear engineering ; Technology
Uncontrolled Keywords:
цифровая интегральная схема ; резерв времени ; критический путь ; логическая ячейка ; начальное размещение.
Coverage:
Abstract:
Предложен метод начального размещения логических ячеек цифровых интегральных схем (ИС), основанный на предварительной оценке резервов времени цепей и дальнейшем их использовании для управления длинами цепей. Данный метод обеспечивает повышение быстродействия проектируемой ИС. Առաջարկված է թվային ինտեգրալ սխեմաների (ԻՍ) տրամաբանական բջիջների նախնական տեղաբաշխման մեթոդ` հիմնված շղթաների ժամանակային պահուստների նախնական գնահատման և շղթաների երկարությունների կառավարման համար դրանց օգտագործման վրա: Առաջարկված մեթոդն ապահովում է նախագծվող ԻՍ-ի արագագործության աճը: A method for initial placement of logic cells of digital integrated circuits (ICs), based on the preliminary assessment of time reserves of nets and their later use to control the net lengths is proposed. The given method provides an increase in performance of the IC being designed.
Place of publishing:
Երևան
Publisher:
Date created:
Type:
Format:
Call number:
Digitization:
ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան