Ցոյց տուր կառուցուածքը

Հրապարակման մանրամասներ:

Լույս է տեսնում 1948 թվականից՝ տարին 4 անգամ։

Ամսագրի կամ հրապարակման վերնագիր:

ՀՀ ԳԱԱ և ՀՊՃՀ Տեղեկագիր. Տեխնիկական գիտություններ =Proceedings of the NAS RA and SEUA: Technical Sciences

Հրապարակման ամսաթիւ:

2007

Հատոր:

60

Համար:

1

ISSN:

0002-306X

Պաշտոնական URL:


Վերնագիր:

Թվային սխեմաների ճշգրիտ վիճակագրական ժամանակային վերլուծության մեթոդ

Այլ վերնագիր:

Метод точного статистического временного анализа цифровых схем; Accurate statistical timing analysis metod for digital circuits

Ստեղծողը:

Վ. Շ. Մելիքյան ; Մարտիրոսյան, Ա. Հ. ; Հ. Վ. ՄելիքյաՆ ; Տ. Ա. Պետրոսյան ; Դ. Ս. Սողոմոնյան

Աջակից(ներ):

Պատ․ խմբ․՝ Ա․ Գ․ Նազարով (1957-1964) ; Մ․ Վ․ Կասյան (1964-1988) ; Ռ․ Մ․ Մարտիրոսյան (1989-2017 ) ; Գլխավոր խմբ․՝ Վ․ Շ․ Մելիքյան (2018-)

Խորագիր:

Electrical engineering; Electronics; Nuclear engineering ; Technology

Չվերահսկուող բանալի բառեր:

Меликян В. Ш. ; Мартиросян А. А. ; Меликян Э. В. ; Петросян Т. А. ; Согомонян Д. С. ; Meliqyan V. Sh. ; Martirosyan A. H. ; Meliqyan H. V. ; Petrosyan T. A. ; Soghomonyan D. S. ; թվային սխեմա ; վիճակագրական ժամանակային վերլուծություն ; տրամաբանական տարր ; հապաղում

Ծածկոյթ:

145-152

Ամփոփում:

Նախագծվող թվային սխեմաների արագագործության գնահատման առավել հանրամատչելի մեթոդը վիճակագրական ժամանակային վերլուծությունն է: Այդպիսի վերլուծության ընթացքում ինտեգրալ սխեմաների պատրաստման տեխնոլոգիական գործընթացների, ինչպես նաև շահագործման ընթացքում շրջակա միջավայրի պարամետրերի հնարավոր շեղումների հաշվի առնումը էապես մեծացնում է ստացվող արդյունքների՝ համապատասխանելիության աստիճանը չափումների հետ: Показано, что наиболее универсальным методом оценки быстродействия проектируемых цифровых схем является статистический временной анализ. Уч¸т возможных отклонений параметров технологических процессов изготовления интегральных схем, а также окружающей среды во время эксплуатации существенно увеличивает степень соответствия получаемых результатов с измерениями. In digital circuit design the statistical timing analysis is a universal method for circuit speed estimation. By considering the process and environmental variations in statistical timing analysis method it is possible to obtain more accurate estimation results, which are closer to measured values. The proposed method does not consider variation distributions of gate delays and signal arrival times.

Հրատարակութեան վայրը:

Երևան

Հրատարակիչ:

ՀՀ ԳԱԱ հրատ.

Ստեղծման ամսաթիւը:

2007-01-30

Տեսակ:

Հոդված

Ձեւաչափ:

pdf

Դասիչ:

АЖ 413

Թուայնացում:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան

Բնօրինակին գտնուելու վայրը:

ՀՀ ԳԱԱ Հիմնարար գիտական գրադարան