The Data To Clock Alignment Method In Quarter-Rate High Speed Transmitters - Grigoryan, H. T. («Պոլիտեխնիկ» տպ.)
Modern hyperscale data centers are increasingly using DSP-based transceivers to compensate for high channel loss. Transceivers operating at a speed equal to or greater than 56 Gbps, prove to be a viable alternative to analog transceivers in terms of power and area requirements, delivering better overall performance. The design process of such transceivers is very challenging. The most sensitive parts are the transmitter and receiver which are the main building blocks for such systems. In addition, clocking architecture and data-to-clock alignment is critical for achieving optimal performance. This article provides a data and clock alignment method for high-speed quarter-rate transmitters. Ժամանակակից հիպերմասշտաբային տվյալների կենտրոններն օգտագործում են ազդանշանի թվային մշակման վրա հիմնված հաղորդիչ-ընդունիչ հանգույցներ՝ կանալի մեծ կորուստները փոխհատուցելու համար: Ավելի քան 56 Գբիթ/վ արագությամբ աշխատող այս հանգույցները կենսունակ այլընտրանք են անալոգային տարբերակներին էներգիայի և զբաղեցրած մակերեսի պահանջների առումով, ինչպես նաև ապահովում են ավելի լավ ընդհանուր արտադրողականություն: Այսպիսի համակարգերի նախագծման գործընթացը շատ բարդ է: Առավել զգայուն մասերը տանող հանգույցն ու ընդունիչն են, որոնք նման համակարգերի հիմնական կառուցվածքային մասերն են: Ի հավելում այդ ամենի՝ տակտային ազդանշանի ճարտարապետությունը և դրա համաձայնեցումը տվյալի հետ շատ կարևոր նշանակություն ունի օպտիմալ արտադրողականություն ապահովելու համար: Ներկայացվում է տվյալների և տակտային ազդանշանի համաձայնեցման մեթոդը գերարագ քառափուլ տակտավորմամբ հաղորդիչ հանգույցների համար: Современные гипермасштабные центры обработки данных все чаще используют приемопередатчики на основе цифровой обработки сигнала для компенсации больших потерь в канале. Эти трансиверы, работающие на скоростях 56 и 112 Гбит/с, представляют собой жизнеспособную альтернативу аналоговым трансиверам с точки зрения требований к мощности и занимаемой площади, а также обеспечивают лучшую общую производительность. Процесс проектирования таких приемопередатчиков очень сложен. К наиболее чувствительным частям относятся драйвер и приемник, ко- торые являются основными строительными блоками таких систем. В дополнение к этому архитектура тактирования и в целом согласование данных с тактовой частотой имеют решающее значение для достижения оптимальной производительности. В статье представлен метод выравнивания данных и тактового сигнала для высокоскоростных четвертьчастотных передатчиков.
Keywords: Microelectronics