Կապազերծող ունակությունների տեղաբաշխման մեթոդի մշակումը սնման դողերում դինամիկ լարման անկման նվազեցման և ինտեգրալ սխեմաների հուսալիության բարձրացման համար - Մելիքյան, Ն. Վ.; Ավագյան, Ն. Ա.; Ղազարյան, Ա. Ա. («Պոլիտեխնիկ» տպ.)
Ներկայացված է կապազերծող ունակությունների տեղաբաշխման մեթոդ, որը դասական մոտեցման համեմատ ինտեգրալ սխեմայում ~14%-ով ավելացնում է դրանց քանակը, ինչի արդյունքում սխեմայում դինամիկ լարման անկումը նվազում է ~25%-ով։ Մեթոդը նախնական փուլում նվազեցնում է ինտեգրալ սխեմայի ստատիկ էներգասպառումը, ինչի հաշվին էլ հենց հնարավոր է լինում հավելյալ կապազերծող ունակությունների ավելացումը։ Կատարվել են որոշակի ինտեգրալ սխեմաների մոդելավորումներ ծերացված տրամաբանական բջիջների մոդելներով։ Ստացված ստատիկ ժամանակային վերլուծության արդյունքները, ինչպես նաև էներգասպառման տվյալները ցույց են տալիս, որ առաջարկված մեթոդի կիրառումը չի ազդում ինտեգրալ սխեմայի երկարակեցության վրա։ Առաջարկված մեթոդը առանց որևէ խափանման կարելի է ինտեգրել խառը ազդանշանային ինտեգրալ սխեմաների ավտոմատացված նախագծման գործընթացում։ Представлен метод распределения буферных емкостей, который увеличивает их количество в интегральной схеме (ИС) на ~14% по сравнению с классическим подходом, в результате чего динамическое падение напряжения в схеме уменьшается на ~25%. На начальном этапе метод снижает статическое энергопотребление ИС, за счет чего возможно увеличение дополнительных буферных емкостей. Проведено моделирование некоторых ИС с использованием стареющих моделей логических ячеек. Полученные результаты статического временного анализа, а также данные по энергопотреблению показывают, что применение предложенного метода не влияет на долговечность ИС. Предлагаемый метод может быть легко интегрирован в автоматизированный процесс проектирования ИС со смешанными сигналами. A method is presented for distribution of decap cells, which increases their number in the integrated circuit by ~14% compared to the classical approach, as a result of which the dynamic IR drop in the circuit is reduced by ~25%. At the initial stage, the method reduces the static power consumption of the integrated circuit, due to which it is possible to increase the additional decap cells. Some integrated circuits are simulated using the aging logic cell models. The obtained results of static time analysis, as well as data on energy consumption, show that the application of the proposed method does not affect the durability of the integrated circuit. The proposed method can be easily integrated into the automated design process of integrated circuits with mixed signals.
Keywords: Միկրոէլեկտրոնիկա