Verilog_A Implementation of Nanowire Junctionless ISFET Compact Model and Read-Out Circuit Design - Yezakyan, N. D.; Yesayan, A. E.; Sallese, J-M. («Պոլիտեխնիկ» տպ.)
In this paper, we implement nanowire (NW) junctionless (JL) ISFET model in Verilog-A hardware language. The Verilog-A implementation would allow the NW ISFET integration with signal processing circuits. The simulated by the code pH values are compared with the corresponding data from COMSOL simulations, and a good agreement is observed. The readout circuit based on amperometric switched- capacitors schemes is designed. The readout circuit has introduced good linearity in pH values range from 3 to 7. Իրականացվել է նանոլարային ան-անցումային իոնազգայուն դաշտային տրանզիստորի մոդելի իրացումը Verilog-A լեզվով։ Մոդելի Verilog-A իրացումը թույլ է տալիս իոնազգայուն տրանզիստորի ազդանշանի մշակման սխեմաների միմյանց ինտեգրում: Ստացված pH արժեքները համեմատվել են COMSOL մոդելավորման համապատասխան տվյալների հետ, և նկատվել է տվյալների լավ համաձայնություն: Նախագծվել է ընթերցման սխեմա` հիմնված ամպերաչափիչ անջատիչ կոնդենսատորներով սխեմաների վրա: Ընթերցման սխեման ցուցաբերել է լավ գծայնություն pH-ի 3-ից 7 արժեքների միջակայքում: Реализована модель нанопроволочного беспереходного ионно-чувствительного транзистора на языке Verilog-A, что позволяет проводить его интегрирование со схемами обработки сигналов. Сопоставление полученных значений pH с соответствующими данными расчетов COMSOL показало хорошее совпадение. Спроектирована схема считывания на основе амперометрических схем с переключаемыми конденсаторами. Данная схема считывания обеспечивает хорошую линейность в диапазоне значений pH от 3 до 7.
Keywords: Microelectronics