Verification of the memory test and diagnosis flow implementation in software post-silicon analysis automation tools - D. L. Hayrapetyan (ՀՀ ԳԱԱ հրատ.)
With rapidly increasing density and capacity of nanoscale memory devices embedded in modern system-on-chips (SoC), new design problems are being introduced, as well as the requirements are strengthened towards test and diagnosis for achieving higher quality and increased yield. This leads to modification of existing and/or development of new memory test, fault detection, localization and classification flows that are being implemented in various software post-silicon analysis automation tools. In this paper, an approach for verification of those tools is proposed. Արդի բյուրեղի վրա համակարգերում (SoC) ներկառուցված նանոչափական հիշող սարքերի արագորեն աճող խտությամբ և հզորությամբ պայմանավորված՝ ի հայտ են գալիս նախագծման նոր խնդիրներ, ինչպես նաև, բարձր որակը և արտադրողականությունը ապահովվելու նպատակով, խստացվում են պահանջները թեստավորման և արատորոշման նկատմամբ։ Սա հանգեցնում է հետսիլիկոնային վերլուծության ավտոմանտացման ծրագրային տարբեր գործիքներում իրականցված հիշողության թեստավորման, սխալների հայտնաբերման, տեղայնացման և դասակարգման առկա գործընթացների փոփոխման և/կամ նորերի ստեղծման անհրաժեշտությանը։ Այս հոդվածում առաջարկվում է այդ գործիքների ստուգման մոտեցում: Резкое увеличение плотности и мощности нанометровых устройств памяти, встроенных в системы на кристалле (СнК), приводит к новым проблемам проектирования, а также ужесточению требований к тестированию и диагностированию. Это вызывает необходимость модификации имеющихся или реализации новых процессов тестирования, нахождения, локализации и классификации ошибок в программных инструментах автоматического постсиликонового анализа. В статье предлагается подход к верификации этих инструментов.
Keywords: Technology