A Novel Pulse Synchronizer Design With The Proposed sync Cell Model - Kaplanyan, T. K. («Պոլիտեխնիկ» տպ.)
The behavioral model of previously proposed novel sync cell and pulse synchronizer design is presentedThe behavioral model is developed using Verilog HDL. Pulse synchronizer designed is based on the sync cell model and verified with X-injection during the simulations to identify failures in early design stages. The use of the designed synchronizers reduces overall area and the clock cycle required for synchronization which improves the performance of the overall system where they are used. Ներկայացված են մեր նախորդ աշխատանքում առաջարկված նոր համաժամանակեցման բջջի վարքագծային մոդելի և իմպուլսային համաժամանակեցման սխեմայի նախագծերը։ Վարքագծային մոդելը նախագծված է Verilog ՍՆԼ-ով։ Իմպուլսային համաժամանակեցման սխեման նախագծված է վերը նշված վարքագծային մոդելի հիման վրա և ստուգված է “X”-ներմուծման մեթոդով նմանակման ժամանակ, ինչը հնարավորություն է տալիս հայտնաբերել սխալները նախագծման նախնական փուլերում։ Նախագծված համաժամանակեցման սխեմաների կիրառումը նպաստում է մակերեսի և համաժամանակեցման համար անհրաժեշտ տակտային ազդանշանների հապաղման նվազեցմանը, ինչը լավացնում է ընդհանուր համակարգերի արագագործությունը, որտեղ դրանք կիրառվում են։ Представлена модель предложенной ранее новой схемы синхронизации, а также синхронизатора импульсов. Поведенческая модель разработана с помощью ЯОА Verilog. Разработан импульсный синхронайзер на основе созданной модели, который верифицирован с X-инжекцией во время моделирования для выявления дефектов на ранних стадиях разработки. Использование разработанных синхронайзеров уменьшает использованную площадь и число тактовых задержек, требуемых для синхронизации, что приводит к улучшению производительности всей системы, в которой они используются.
Keywords: Microelectronics