Алгоритм минимизации задержек критических путей цифровых схем - В. Ш. Меликян; Д. Д. Оганесян (ՀՀ ԳԱԱ հրատ.)
Дан анализ эффективности существующих алгоритмов оптимизации цифровых схем при разных технологических процессах. С целью уменьшения задержек критических путей предложен метод посттопологической оптимизации цифровых схем посредством реструктуризации и перераспределения логических схем. Դիտարկված են թվային ինտեգրալ սխեմաների նախագծման ընթացքում ծագող միջմիացումների հետ կապված խնդիրները տարբեր տեխնոլոգիական գործընթացների դեպքում: Բերված է լավարկման տարբեր ալգորիթմերի համեմատական վերլուծությունը: Առաջարկված է թվային ինտեգրալ սխեմաների հապաղումների նվազարկման նոր ալգորիթմ` հիմնված տարրերի վերադասավորման և տեղաբաշխման վրա: The efficiency of existing algorithms for digital circuit optimization at different technologies are analyzed. To decrease the critical path delays, a method of posttopological optimization of digital circuits by means of restructuring and placement of logical circuits has been proposed.
Keywords: Technology