@misc{Abazyan_S._S._Standard,
 author={Abazyan, S. S. and Janpoladov, V. A. and Mamikonyan, N. E.},
 address={Երևան},
 howpublished={online},
 publisher={«Պոլիտեխնիկ» տպ.},
 abstract={An algorithm for standard cell pin access checking integration into test design verification is presented, which covers almost 65% more placement and routing cases and is almost twice slower compared to test design verification without the proposed algorithm because of checking abutment and routing cases for all cells from the standard cell library. Compared with the pin access checking flow, the algorithm is faster ~9 times but covers almost 8% less cases of placement and routing. Ներկայացված է ստանդարտ բջիջների ելուստների հասանելիության ստուգման ալգորիթմի՝ փորձնական նախագծում ինտեգրման մեթոդը, որի կիրառման արդյունքում դիտարկվում են մոտ 65%-ով ավելի շատ տեղակայման և ծրագծման դեպքեր՝ համեմատած փորձնական նախագծի, բայց ընթացքի ժամանակը դանդաղում է մոտ 2 անգամ` բջիջների հատուկ համադրման և ծրագծման պատճառով։ Համեմատած ստանդարտ բջիջների ելուստների հասանելիության ստուգման ալգորիթմի հետ՝ մշակված ալգորիթմը արագ է մոտ 9 անգամ, բայց տեղակայման և ծրագծման դեպքերի ծածկողականությունը պակաս է մոտ 8%-ով։ Մշակված ալգորիթմը հնարավորություն է տալիս նախագծման ավարտին ամբողջական ստուգումներ կատարել՝ ի տարբերություն ելուստների հասանելիության ստուգման ալգորիթմի։ Представлен алгоритм интеграции проверки доступности контактов стандартных ячеек в верификацию устройства для тестировки, который покрывает приблизительно на 65% больше вариантов размещения и трассировки, но примерно в два раза медленнее в сравнении с верификацией устройства для тестировки без разработанного алгоритма из-за проверки вариантов размещения и трассировки стандартных ячеек между собой. В сравнении с маршрутом проверки доступности контактов, алгоритм быстрее примерно в 9 раз и покрывает примерно на 8% меньше случаев размещения и трассировки. Разработанный алгоритм делает возможной проверку всех стандартных ячеек из используемой библиотеки.},
 title={Standard cell pin access checking integration into test design verification},
 type={Հոդված},
 keywords={Electrical engineering},
}