

Д. О. МЕЛКОНЯН

УСОВЕРШЕНСТВОВАНИЕ МЕТОДА ПОСТРОЕНИЯ ДЕЛИТЕЛЬНЫХ УСТРОЙСТВ

Поиски путей решения актуальной ныне проблемы минимизации состава оборудования цифровых вычислительных машин (ЦВМ) приводят, в частности, к применению ряда искусственных методов деления: метода проб, метода умножения на обратную величину и др.

Это объясняется тем, что операция деления встречается сравнительно редко (в среднем один раз на 30—35 других операций), и общий недостаток искусственных методов — большое время вычислений — относительно слабо отражается на быстродействии ЦВМ. Деление выполняется по алгоритму, хранящемуся в запоминающем либо управляющем устройстве, что приводит к некоторой экономии оборудования, т. к. позволяет обойтись без специального делительного устройства.

Вместе с тем развитие науки и техники требует от ЦВМ все более высокого быстродействия при решении поставленных задач. Это приводит к необходимости отказа от искусственных методов в пользу метода непосредственного деления, т. к. он обеспечивает гораздо более высокое быстродействие. Но этот метод связан с использованием специальных делительных устройств, которые имеют, в свою очередь, тот недостаток, что введение их в арифметическое устройство приводит к дополнительным затратам оборудования.

Устранением этого недостатка можно было бы существенно повысить эффективность применения в ЦВМ специальных делительных устройств. Одним из путей в этом направлении является логическое усовершенствование методов построения как делительного, так и всего арифметического устройства в целом.

Непосредственное деление „ n “-разрядных двоичных чисел в ЦВМ производится в соответствии с известным алгоритмом (деление без восстановления остатка):

П1. Если „ $K - 1$ “-ый остаток был отрицателен, то к этому остатку прибавляется делитель, если он был положителен, то делитель вычитывается.

П2. Анализируется полученный K^* -ый остаток: если он отрицателен, то в $K - 1$ -ый разряд частного записывается 0, если он положителен, то записывается 1.

П3. Чтобы подготовить остаток для следующего такта, он сдвигается на один разряд влево.

В первом такте вычисляется целая часть результата, при этом делитель вычитается из делимого.

Для реализации делительного устройства, работающего по этому алгоритму, в общем случае требуются $n + 2$ -разрядный сумматор накапливающего типа, где получались бы все промежуточные остатки со знаками; $n + 1$ -разрядный регистр, где в прямом коде хранится делитель, и $n + 1$ -разрядный регистр для накопления частного со знаком.

Время вычисления n -разрядного неокругленного частного равно

$$n \cdot (\tau_{\text{сум}} + \tau_{\text{сдв}}),$$

где $\tau_{\text{сум}}$ — время однократного суммирования, $\tau_{\text{сдв}}$ — время однократного сдвига.

Если в П3 алгоритма сдвиг остатка влево заменить сдвигом делителя, то получаем другую схему делительного устройства. Причем, т. к. время собственно суммирования не превышает величину $0,5 \tau_{\text{сум}}$ (остальное время затрачивается на передачу единиц переноса и затухание переходных процессов), а время сдвига современных ЦВМ не превышает величины $0,5 \tau_{\text{сум}}$, сдвиг делителя вправо производится уже во второй половине такта суммирования. Таким образом, такты суммирования и сдвига совмещаются, и время деления сокращается до величины $n \cdot \tau_{\text{сум}}$.

Такое делительное устройство хотя и обеспечивает более высокое по сравнению с первой схемой быстродействие, но требует значительных затрат оборудования. В общем случае — это $2n + 1$ -разрядный регистр для хранения делителя в прямом коде; $2n + 1$ -разрядный сумматор накапливающего типа, где получаются промежуточные остатки со знаком, и $n + 1$ -разрядный регистр, где накапливается частное со знаком.

Итак, делительные устройства, работающие по методу непосредственного деления чисел, обеспечивают по первой схеме большую, чем по второй, экономичность, но по второй — большее быстродействие.

Практически же целесообразно иметь делительное устройство с оптимальным соотношением этих параметров.

Ниже приводится метод построения делительных устройств, обеспечивающий сочетание быстродействия второй схемы с экономичностью первой. Метод основан на использовании сумматора с кольцевым переносом и регистра с кольцевым сдвигом вправо.

При этом используются следующие обстоятельства: остаток по модулю может превосходить делитель, но менее, чем в два раза; после суммирования остатка с делителем в старшем разряде результата всегда оказывается ноль.

Первое обстоятельство позволяет для получения всех промежуточных остатков использовать всего „ $n + 2$ “-разрядный сумматор (накапливающего типа), где один разряд отводится для кода знака остатка.

Второе обстоятельство используется следующим образом. Так как состояние старшего разряда мантисы остатка совпадает с состоянием знакового разряда, то остаток, прочтенный со старшего разряда, увеличивается по модулю вдвое (причем знаковый разряд его читается как младший). Это позволяет сдвиги остатка влево заменить сдвигами делителя вправо, что приводит к ускорению работы делительного устройства, как во второй схеме.




Рис. 1.

Блок-схема делительного устройства, построенного по данному методу приведена на рис. 1. Здесь C_m — „ $n + 2$ “-разрядный сумматор накапливающего типа, в „ n “ последних разрядах которого в прямом коде подается делимое, а в первые два записываются нули.

P_1 — „ $n + 2$ “-разрядный регистр с кольцевым сдвигом вправо, в „ n “ последних разрядах которого записывается делитель в прямом коде, а в первые два — нули.

$P_2 - (n + 1)$ -разрядный регистр со сдвигом влево, где накапливаются частное в прямом коде и его знак.

Кроме того, так как знаковый разряд перемещается в каждом такте вправо, имеются цепи для поразрядного считывания его с сумматора.




Рис. 2.

Рассмотрим работу схемы. Перед K -ым тактом остаток в сумматоре будет расположен следующим образом:

в $(K - 1)$ первых разрядах сумматора будут $(K - 1)$ младших разрядов остатка (последний — в нулевом состоянии);

в следующем разряде записан знаковый код;

затем — один разряд, в котором может быть 1, если остаток больше единицы, либо 0, если он меньше единицы;

в остальных $(n - K + 1)$ — старшие разряды остатка.

Делитель, сдвинутый к этому времени „К – 1“ раз вправо, расположится в регистре P_1 аналогичным образом, только в „К“-том и „К + 1“-разрядах всегда находятся нули.

Согласно временной диаграмме, приведенной на рис. 2, в начале „К“-того такта в сумматор в соответствие с П. 1 алгоритма в прямом или обратном коде подается делитель и начинается суммирование его с остатком. Через время $0,5 \cdot \tau_{\text{сум}}$ производится сдвиг делителя в кольцевом регистре на один разряд вправо и сдвиг частного в регистре P_2 (П.2) В конце такта, через время, достаточное для получения „К + 1“-ым разрядом сумматора возможного переноса из „К – 1“-го разряда через цепь кольцевого переноса, содержимое „К + 1“-го разряда инвертируется и посыпается в освободившийся крайний справа разряд регистра P_2 (П. 3). На этом такт заканчивается.

Описанный метод деления иллюстрируется следующим числовым примером: пусть $x = +0,1101$, $y = +0,1110$, $z = x:y$.

Сумматор	Пояснения
$\begin{array}{r} 001101 \\ + 110001 \\ \hline 111110 \end{array}$	делимое в прямом коде делитель в обратном коде
$\xrightarrow{\quad}$ 0	$z = 0$
$\xrightarrow{\quad}$	сдвиг регистров
$\begin{array}{r} 000111 \\ - 000101 \\ \hline \rightarrow 1 \end{array}$	кольцевой перенос
$\begin{array}{r} 000110 \\ + 011100 \\ \hline 100010 \end{array}$	$z_1 = 1$
$\xrightarrow{\quad}$ 1	
$\begin{array}{r} 001110 \\ - 110000 \\ \hline \rightarrow 000111 \end{array}$	$z_2 = 1$
$\xrightarrow{\quad}$ 1	
$\begin{array}{r} 110111 \\ \xrightarrow{\quad} 0 \end{array}$	$z_3 = 1$ $z_4 = 0$

Получаем $Z = 0,1110$.

Полученное частное не окружено. Для получения округленного частного необходимо вычислить еще одну его цифру и, если это единица, в младший разряд частного прибавить единицу (если это нуль, то прибавления не производится).

Время получения (n)-разрядного частного равно:

без округления — (n). $\tau_{\text{сум}}$,

с округлением — ($n + 2$). $\tau_{\text{сум}}$.

В заключение следует отметить, что делительное устройство, построенное по описанному методу, может быть легко синтезировано с множительным устройством, способ построения которого предложен в статье „Метод ускоренного точного умножения двоичных чисел в цифровой вычислительной машине“ (Голубев Л. А., Горенштейн Л. М. и Петрухин М. И., „Приборостроение“, № 2, 1962).

Для этого только потребуется дополнительно ввести в регистр P_1 цепь для кольцевого сдвига влево и произвести некоторые изменения в схеме: регистр P_2 должен в этом случае сдвигаться не влево, а вправо, как это требуется для множительного устройства; соответственно передача разрядов частного из сумматора должна производиться не в младший, а в старший разряд регистра P_2 , при этом частное записывается на регистре P_2 в обратном порядке, то есть его старший разряд будет находиться справа, а младший — слева, что необходимо учитывать при считывании его с регистра.

Эти изменения, однако, не вносят каких-либо трудностей в осуществление такого синтеза, в результате получается множительно-делительное устройство с хорошим соотношением параметров по быстродействию и экономичности.

Выводы

1. Изложенный выше метод построения делительного устройства позволяет сократить состав его оборудования при высоком быстродействии.

2. Имеется возможность получения как неокругленного, так и округленного частного, причем в последнем случае усложнения делительного устройства не происходит.

3. Можно синтезировать предлагаемое делительное устройство с множительным упомянутого типа и получить экономичное и быстродействующее множительно-делительное устройство.

Ч. 2. ПРИЛОЖЕНИЯ

Рисунки к главе II

Рисунок 1. Структурная схема делительного устройства с одновременным умножением и делением.

Рисунок 2. Структурная схема делительного устройства с одновременным умножением и делением.

Կլասիկ գույք սիստեմներից մեկի բջիջների քանակի փոքրության առավելությունը արժեքազրկվում է այդ սիստեմի ոչ մեծ արագագործության պատճառով, իսկ երկրորդ սիստեմի համեմատական մեծ արագագործությունը ընդհակառակն, արժեքազրկվում է նրա բջիջների մեծ քանակի պատճառով:

Հոգվածի հաջորդ մասում առաջարկվում է հաշվողական մեքենաների բաժանման գործողության սարքավորումների մեկ այլ սիստեմ, որը հիմնված է օղակալին շեղամով սեղիստրի և օղակալին տեղափոխումով գումարիչի կիրառման վրա: Այս սարքը գուգակցում է զույգ կլասիկ սիստեմների առավելությունները մեկի բջիջների քանակի սղությունը և մյուսի արագագործությունը:

Հոգվածի վերջում հեղինակը ցույց է տալիս բաժանման և բազմապատկերան սարքավորումների մեկ բլոկում միացնելու հնարավորությունը: